比利時Sofics宣布特殊I/O拓撲於台積電FinFET與Nanosheet製程正式上線

比利時阿爾特——特殊I/O與靜電放電(ESD)防護IP領導供應商Sofics BV今日宣布，其特殊I/O拓撲設計已可在台積電(TSMC)的先進FinFET與Nanosheet製程上提供授權。為滿足客戶超越標準GPIO函式庫範疇的特殊需求，Sofics開發出能支援1.8V或3.3V等更高介面電壓的拓撲架構，並以台積電最先進的FinFET及Nanosheet製程技術完成巨集開發。

隨著設計人員在先進製程節點上建構AI、高效能運算(HPC)、Chiplet及車用系統單晶片(SoC)，這些元件經常需要與運作於較高電壓位準的感測器、傳統元件及系統級介面進行通訊。Sofics透過與整合式ESD防護共同設計的完整I/O拓撲產品系列來解決此一挑戰，可在優化功耗、效能與面積(PPA)的同時，省去外部電壓轉換元件的使用。

Sofics商務開發長Bart Keppens表示：「先進的SoC設計需要在不犧牲矽面積或功耗的前提下，與真實世界中較高電壓的系統元件進行可靠通訊。透過將特殊I/O拓撲與最佳化ESD防護進行共同設計，我們能協助IC設計人員在台積電先進製程節點上，快速且可靠地達成其目標電壓容忍度。」

Sofics自2010年起即為台積電開放創新平台(Open Innovation Platform®, OIP) IP聯盟的成員。多年來，已有眾多無晶圓廠公司成功將Sofics的IP整合至其晶片設計中，涵蓋範圍從成熟的平面製程一路延伸至FinFET製程。

關於供應情況，特殊I/O拓撲及相關IP區塊已完成驗證並可進行授權。其他變體版本可透過Sofics內部設計流程衍生產生，有意者可聯繫該公司索取資料手冊。

關於Sofics
Sofics(www.sofics.com)是一家半導體IP供應商，長期為全球無晶圓廠公司提供特殊I/O與晶片上ESD防護解決方案。Sofics的IP已整合至橫跨成熟、主流及先進製程的各類IC設計之中。