三星在旗艦AI記憶體產品中最關鍵的零組件，如今由其晶圓代工頭號對手生產——這象徵著三星記憶體部門數十年來仰賴的垂直整合模式發生驚人崩塌。根據《首爾經濟日報》週日報導，三星電子已同意將Nvidia專屬NVHBM記憶體架構的基晶片（base die）委由台積電3奈米製程生產。內部審查結論顯示，三星自家的SF2製程在良率與規模可靠性上，無法滿足Nvidia所要求的水準，因此這份合約最終由台灣晶圓代工廠拿下。
這項決定也證實了半導體研究人員近月來持續追蹤的趨勢：三星SF2環繞閘極（GAA）製程良率估計僅約50%至60%，而台積電N3 FinFET節點良率依Nvidia對供應商的簡報則在90%以上，兩者之間約40個百分點的良率差距，已使三星晶圓代工在AI記憶體高階市場中喪失競爭資格。
報導同時證實三星並非唯一面臨此依賴關係的廠商。三大主要高頻寬記憶體（HBM）供應商——三星、SK海力士與美光——均將向台積電採購NVHBM基晶片，使台灣晶圓代工廠成為Nvidia路線圖上所有高階AI記憶體產品的唯一邏輯製造夥伴。
NVHBM架構改變了什麼：為何基晶片如今成為邏輯晶片
要理解三星的晶圓代工能力為何突然成為AI記憶體決策的核心，有必要了解Nvidia在2026年8月26日宣布NVHBM時所做的改變。
在過去每一代HBM中，記憶體控制器——掌管資料進出堆疊的邏輯區塊——都設置在GPU或加速器的運算晶片上。這意味著GPU上部分昂貴且耗電的矽晶圓面積被用於記憶體管理，而非純粹運算。Nvidia的NVHBM架構將記憶體控制器直接遷移至HBM基晶片——也就是DRAM堆疊中原本僅作為被動路由與緩衝層的晶片。
Nvidia指出此架構帶來顯著效益：相較於JEDEC HBM4E規格，每個堆疊的記憶體頻寬提升最高30%、功耗降低15%，並讓XPU運算晶片釋出最多25%的晶片面積。將實體層介面（PHY）移入3D堆疊後，加速器晶片上的PHY與支援面積相較HBM4E標準最高縮減67%。
關鍵的製造意涵在於：搭載完整記憶體控制器的基晶片已不再是簡單的路由晶片，而是複雜的邏輯晶片——其精密程度足以要求與製造頂級GPU同等級的晶圓代工節點。這正是Nvidia指定基晶片採用3奈米製程的原因，也是三星SF2良率突然變得比其DRAM產能更重要的原因。
良率如何迫使一項千億美元市場決策
半導體良率是指晶圓上通過功能性測試的晶片百分比，是任何高量產半導體專案單位成本、交付可預測性與供應可靠性的主要槓桿。
TechInsights估計三星SF2製程良率落在50%至60%區間。台積電N3製程良率則超過90%，數據源自《首爾經濟日報》報導的Nvidia供應商簡報，並由業界對三家HBM供應商採購決策的追蹤所佐證。
此差距帶來具體的算術後果。在90%良率下，先進晶圓所能產出的有效晶片數量，約為55%良率下相同晶圓的1.6至1.8倍，而兩者的晶圓成本相同。對於Nvidia Feynman GPU平台及其下游系統需要數千萬個NVHBM堆疊的專案而言，單位成本差異與供應可靠性差異會累積成一個三星晶圓代工在經濟層面上無法勝出的採購決策。
三星SF2的良率落差部分源自結構性因素。三星在3奈米節點導入環繞閘極電晶體架構，並延續至SF2——比台積電整整早一個世代；台積電要到N2（2奈米）節點才開始採用GAA。GAA製程的成熟度通常落後FinFET，因為其製造容差更為嚴格。台積電N3是成熟的FinFET製程，已量產更長時間，累積了SF2 GAA製程尚未複製的缺陷密度改善經驗，這是追蹤兩個節點的半導體分析師的觀察。
根據Counterpoint Research市場數據，全球HBM市場預計2028年將達到約1,000億美元規模。基晶片已成為決定哪家晶圓代工廠能贏得該市場高階層級的關鍵元件。
三星的垂直整合優勢：敘事如何崩塌
三星的全內部製造模式原本被視為使其在NVHBM競賽中得以與SK海力士、美光拉開差距的優勢。
邏輯很簡單：三星是唯一同時經營記憶體部門（設計與生產DRAM堆疊）與晶圓代工業務（三星晶圓代工，擁有先進邏輯製程）的主要HBM供應商。當SK海力士與美光必須透過不同公司協調將客製化基晶片邏輯與其DRAM堆疊整合時，三星可在同一專案團隊、同一良率學習迴圈、同一封裝基礎設施下完成所有工作。
這個敘事的前提是三星晶圓代工必須具備製程競爭力。但實際情況並非如此——至少在Nvidia要求的良率水準上並非如此。三星記憶體部門得出的結論是，與其接受對自家晶圓代工當前成熟度的依賴，不如正視台積電製程優勢過大難以抗衡的事實。透過將基晶片外包給對手來保住NVHBM的設計勝出，依三星的盤算，遠優於堅持使用尚無法達標的內部製程而失去整個機會——畢竟三星在交易前的立場始終強調內部製造的優勢。
報導指出，三星保留三星晶圓代工作為備援選項。若台積電產能不足以滿足需求——三家HBM供應商同時爭搶3奈米基晶片產能，此情境確實可能發生——三星計畫評估SF2能否作為次要供應來源。此雙軌結構賦予三星選擇彈性，而無須完全讓出代工話語。
台積電於所有HBM供應商內部取得結構性地位
三星的決定讓一個在過去大半年間於AI記憶體產業逐漸成形的循環畫上了句點。
SK海力士——截至2026年中期約占HBM市場50%份額的現任龍頭——早已與台積電建立深厚的基晶片代工關係。該公司使用台積電12奈米製程生產主流伺服器級HBM4基晶片，並正升級至3奈米製程以支援瞄準Nvidia旗艦GPU計畫與Google TPU的高階設計。SK集團會長崔泰源於2026年6月親赴台灣，與台積電董事長魏哲家及Nvidia執行長黃仁勳會面，親口重申此策略。
美光已確認其NVHBM產品與JEDEC標準HBM4E均將採用外部晶圓代工廠的基晶片。台積電為美光HBM4E基晶片邏輯的指名製造商，目標於2027年上半年進入量產。
最終形成的市場結構，兩年前看似不可能出現：一家本身不生產DRAM的台積電，如今成為每家主要供應商所有高階AI記憶體產品基晶片層的唯一邏輯代工廠。台積電的製程成熟度已使其結構性地嵌入一條其本身並未從記憶體端主導的供應鏈，並同時對三星、SK海力士與美光的產品線取得槓桿地位。
NVHBM在Nvidia平台架構中的角色
Nvidia於2026年8月26日將NVHBM作為其NVLink Fusion框架的延伸公開——該平台允許超大規模雲端業者將其客製化加速器與Nvidia的網路及系統層架構進行整合。NVHBM定義基晶片內的控制器與介面規格，再由任何符合資格的記憶體製造商生產。
亞馬遜旗下的Annapurna Labs是首家被點名的合作夥伴。亞馬遜計畫以Trainium4客製化加速器支援NVLink Fusion，使亞馬遜晶片與Nvidia GPU能在共享機櫃規模架構下運作，同時使用NVHBM作為記憶體子系統。Trainium4合作案確認亞馬遜Annapurna Labs為NVLink Fusion框架下的首家NVHBM夥伴。
NVHBM的多供應商結構——由Nvidia定義基晶片內的控制器與介面規格，再由任何符合資格的記憶體製造商生產——目的在為超大規模基礎設施買家提供供應多樣性。對於大規模運行AI叢集的客戶而言，單一供應商記憶體的集中度風險一直是長期存在的採購弱點。NVHBM的架構直接回應此問題，這也是為何Nvidia的良率要求不容妥協：該計畫的供應冗餘價值，唯有在每個符合資格的供應商都能實際達到量產時才能成立。
Nvidia的Feynman GPU平台預計於2028年推出，計畫成為首款全面採用NVHBM的GPU部署。Feynman將與Rosa CPU、NVLink-8互連、BlueField-5 DPU及Spectrum-7網路晶片共同構成Nvidia完全整合的AI運算架構。
三星HBM復甦能否維持正軌？
台積電外包決定出現於三星記憶體部門的關鍵時刻。
三星原本是HBM的主導力量，但在SK海力士更乾淨俐落地執行HBM3E認證以供Nvidia Blackwell與Hopper GPU世代使用後，三星市占急劇下滑。根據Counterpoint Research的市場追蹤，2025年第二季時，SK海力士持有約64%的HBM市場，美光擴張至約21%，三星則下滑至約15%。三星此後部分復甦：2026年第二季時，隨著HBM4量產，其市占回升至約33%，SK海力士為50%，美光為18%。
三星於2026年2月以初始速度11.7 Gbps啟動HBM4量產，並目標於2026年下半年進行HBM4E樣品的大量出貨。三星已為其客製化HBM開發團隊新增250名工程師，專門針對Google、Meta與Nvidia的計畫，並處於HBM4E基晶片的後端設計階段。
客製化HBM——尤其是NVHBM——仍是三星奪回高價值AI運算業務最直接的路徑。接受對台積電的晶圓代工依賴，使三星得以留在NVHBM計畫的競爭中，而非將其完全拱手讓給SK海力士與美光。更具關鍵意義的問題在於三星晶圓代工能否及時縮小良率差距，從而成為主要SF2供應商而非備援角色。
三星的2奈米SF2製程仍在成熟中。其能否在Nvidia Feynman平台鎖定基晶片承諾之前（很可能於2027年）完成成熟，將決定三星晶圓代工最終能否奪回其剛剛讓給台積電的基晶片訂單，或台積電在三星自家產品內部的結構性地位是否將固化成為長期依賴。
常見問題
HBM記憶體中的基晶片是什麼？為何其晶圓代工節點至關重要？
基晶片是高頻寬記憶體堆疊中最底層的晶片。在早期HBM世代中，基晶片負責處理簡單的路由與上層DRAM堆疊與下方GPU之間的實體層介接——屬於相對溫和的邏輯工作，可運行於較舊的製程節點。Nvidia的NVHBM架構將完整的記憶體控制器置於基晶片內部，改變了這項假設。搭載先進記憶體控制器的晶片已不再是簡單的路由邏輯，而是需要與製造GPU同等級先進晶圓代工節點的精密電路。這正是需要使用台積電3奈米製程而非DRAM時代製造節點的原因，也是晶圓代工良率成為三星採購決定的關鍵因素。
三星為何使用台積電而非自家三星晶圓代工生產NVHBM基晶片？
三星晶圓代工的SF2環繞閘極製程估計良率落在50%至60%區間。台積電N3 FinFET製程良率則在90%以上。以Nvidia的規模計算，40個百分點的良率差距意味著台積電在相似成本下，每片晶圓能多產出約60%至80%的有效晶片——並在供應可靠性與交付時程上具有相應優勢。三星記憶體部門得出的結論是，堅持採用SF2將面臨失去NVHBM設計勝出的風險，拱手讓給早已使用台積電生產基晶片的SK海力士與美光。將外包給晶圓代工對手是一項經過精算的取捨：讓三星得以留在Nvidia高階AI記憶體計畫中，同時讓三星晶圓代工持續推動製程成熟。
這是否意味著台積電現在掌控AI記憶體供應鏈？
台積電並不生產DRAM——HBM堆疊中實際儲存資料的記憶體單元仍由三星、SK海力士與美光在其自有DRAM晶圓廠生產。台積電現在掌控的是基晶片層：每個高階NVHBM堆疊底層的邏輯晶片，同時來自三家供應商。這是結構上極為重要的地位。台積電的製程成熟度使其對一條其本身並未從記憶體端主導的供應鏈不可或缺，並對每家HBM供應商的旗艦AI記憶體產品取得槓桿地位。此地位能維持多久，取決於三星SF2能否在Nvidia Feynman平台鎖定基晶片承諾（2027年）之前縮小良率差距。
Nvidia的NVHBM晶片何時會實際出現於量產AI硬體中？
Nvidia的Feynman GPU平台預計於2028年推出，成為NVHBM的首個全面部署。Feynman計畫與Rosa CPU、NVLink-8互連、BlueField-5 DPU及Spectrum-7網路晶片共同整合進Nvidia的整合式AI運算堆疊。在Feynman之前，NVHBM將出現於NVLink Fusion的情境中——亞馬遜Annapurna Labs是首家被點名的夥伴，計畫透過其Trainium4客製化加速器，在Nvidia與亞馬遜混合機櫃規模配置中支援NVHBM。美光由台積電代工的HBM4E基晶片目標於2027年上半年進入量產，顯示NVHBM供應鏈將在Feynman 2028年目標之前進入量產爬坡階段。