AI晶片需求爆發 先進封裝市場2031年規模將突破510億美元

根據市場研究機構Yole的最新報告，在AI加速器、HBM（高頻寬記憶體）整合與共同封裝光學元件（CPO）三大技術驅動下，高效能封裝營收將於2031年突破510億美元大關。

報告指出，2025年至2031年間，高階效能封裝營收年複合成長率（CAGR）將達到27%，封裝單量成長率為33%，晶圓需求成長率則為30%。這三項數據之間的落差正說明了產業現況：封裝產品不僅出貨量持續攀升，平均尺寸與複雜度也同步升級。

在2.5D封裝領域，模壓中介層（mold interposer）的CoWoS-L類型仍是規模最大且成長最快的細分市場，2025至2031年CAGR將達28.1%。此外，CoPoS與CoWoP兩種新型封裝格式預計將於2028至2029年陸續問世，鎖定現有中介層架構無法經濟性支援的下一代AI晶片設計。

市場集中度方面，2025年前六大廠商——英特爾、台積電、長江存儲（YMTC）、SK海力士、三星與美光——合計囊括約97%的營收，形成高度寡占格局。先進封裝已成為AI系統效能決勝的關鍵戰場。

從終端應用來看，電信與基礎建設是最大成長動能，市場規模將於2031年擴張至超過360億美元，占總營收比重攀升至70%，主因為AI GPU/ASIC封裝、HBM整合與CPO光學引擎需求暴增。行動與消費性電子仍為第二大終端市場，由蘋果、華為與英特爾的客戶端CPU撐盤；車用市場則以相對成長性最高居首，2025至2031年CAGR達36%，隨著先進駕駛輔助系統（ADAS）與高密度運算模組採用2.5D與3D封裝而加速起飛。

以應用類型區分，3D NAND搭配晶圓對晶圓（wafer-to-wafer）混合接合技術目前是營收規模最大的細分市場，2025至2031年CAGR為22.2%。在2.5D封裝部分，CoWoS-L的模壓中介層仍是規模最大且成長最快的區塊，CAGR達28.1%，主要動能來自AI GPU與ASIC封裝尺寸持續放大，逐步逼近光罩尺寸（reticle size）極限。

共同封裝光學引擎封裝規模將從2025年的可忽略基期，成長至2031年的數億美元水準，象徵3D整合技術——包括混合接合（hybrid bonding）、矽穿孔（TSV）與微型凸塊（microbump）——正式進軍AI資料中心光學網路領域。

在邏輯、記憶體與小晶片的3D混合接合應用上，將出現兩條技術路線分歧：晶片對晶圓（die-to-wafer）為規模較大的路線，CAGR約65%，由台積電SoIC技術在AMD 3D V-Cache、蘋果M系列SoC以及輝達Feynman GPU的採用所領軍；晶圓對晶圓（wafer-to-wafer）路線規模較小但成長更快，主要由華為Kirin行動APU採用中芯國際製造的「邏輯折疊」（LogicFolding）技術所驅動。

Yole分析師Yik Yee Tan表示：「光罩尺寸極限已成為形塑技術路線圖的關鍵約束。AI封裝規模成長至現有中介層格式無法經濟性支援下一代架構的程度，這正是為何CoPoS與CoWoP必須提前在2028至2029年準備就緒，而非僅停留在研究階段。」

台積電則是整個2.5D供應鏈的核心錨定者：晶圓上晶片（chip-on-wafer）製程由其內部產能掌握，目前生產據點集中於台南與嘉義，未來將延伸至美國亞利桑那州；聯電等晶圓代工廠則扮演第二供應商的中介層角色，而基板端溢出產能則在ASE（日月光）/SPIL位於台灣、Amkor位於南韓（未來將拓展至Pe據點）以及台灣PTI（力成）建構出第二條供應鏈。

ABF載板仍是上游高度集中的關鍵瓶頸。英特爾採取以美國為中心、整合元件製造商（IDM）自有的封閉式供應鏈，旗下擁有Foveros矽中介層、EMIB與EMIB-T嵌入式矽橋技術，後者加入TSV以支援HBM4與HBM4E所需的垂直供電路徑。相關產能分布於新墨西哥州里奧蘭奇（Rio Rancho）、亞利桑那州錢德勒（Chandler）以及奧勒岡州希爾斯柏羅（Hillsboro），並將於2026年擴展至馬來西亞檳城，同時首度委外封測代工（OSAT），由韓國Amkor Songdo廠承接。

Yole分析師Gabriela Pereira指出：「異質整合已將封裝作業轉變為多供應商協作工程。單一AI加速器封裝的開發可能涉及七家以上的合作夥伴，因此供應鏈設計不再是產品定義後才定案的環節，而是從產品開發第一天起就納入整體規劃的核心要素。」

隨著營收規模預計在2031年逼近現今的五倍，且技術路線圖正分裂為數個相互競爭的格式，高效能封裝的發展方向對於晶圓代工廠、封測代工廠、記憶體業者、基板供應商及其客戶而言，從未像現在這樣至關重要。