M31與Ambiq攜手推出TSMC N12e製程超低功耗基礎IP 搶攻邊緣AI商機

M31科技（M31）與超低功耗半導體解決方案領導廠商Ambiq於TSMC 2026北美OIP（開放創新平台）生態系論壇共同宣布，推出一款基於TSMC N12e製程的超低功耗基礎IP（Foundation IP）聯合解決方案。此次合作結合M31優化後的SPSRAM記憶體編譯器與超低漏電標準元件庫，協助系統單晶片（SoC）設計業者在AIoT、可穿戴裝置及其他常時啟動邊緣應用中，滿足日益嚴格的功耗與晶片面積預算。

M31駐TSMC OIP北美副總裁Jayanta Lahiri表示，隨著SoC設計整合更多常時啟動功能與嵌入式智慧，功耗目標持續趨緊，但晶片尺寸限制與流片時程依然嚴峻。這款基於TSMC N12e製程打造的解決方案，聚焦於可直接投入設計的基礎IP，在兼顧高效能的同時提升能源效率，以因應複雜的AIoT與邊緣運算工作負載。

此次發布的基礎IP包含一款TSMC N12e ULL（超低漏電）SPSRAM記憶體編譯器，具備高密度、高效能與極低漏電流表現，並透過電路設計與佈局實作的深度共同優化，在相同實體記憶體佔位下兼顧高效能與超低功耗兩種操作模式。在低功耗模式下，該編譯器採用雙軌（dual-rail）架構，在近臨界電壓（near-threshold）的週邊電壓下，可達到接近500 MHz的運作時脈，同時將VCCA保留漏電流控制在總位元儲存漏電流的1.05至1.1倍之間。初期實例已展現優異的PPA（功耗、效能、面積）表現，目前完整編譯器仍在持續開發中。

與記憶體編譯器相輔相成的，是M31針對Ambiq平台所開發的TSMC N12e標準元件庫。透過與Ambiq進行設計層級協作，結合Ambiq的串接式（cascade-style）方法與M31在電路及佈局上的創新，達成約50%的漏電流功耗節省。

這些基礎IP成果旨在強化次世代常時啟動感測與邊緣智慧應用，不僅支援更快的上市時程與更短的設計週期，還能透過超低漏電設計最大化能源效率，並藉由縮減晶片面積與降低重複設計投入，提升成本效率。

Ambiq技術長暨創辦人Scott Hanson指出，能源效率必須從系統單晶片的基礎層級開始就成為核心焦點，特別是在邊緣裝置承擔日趨複雜AI工作負載之際。他強調，與M31的合作匯聚了雙方互補的低功耗設計專業知識，並為其在TSMC N12e技術節點上的次世代旗艦平台奠定重要的建構基石。

M31副總裁Jayanta Lahiri則表示，設計人員正面臨前所未有的能源與面積目標挑戰，同時仍須提供有意義的運算能力與反應速度。透過將高效能記憶體編譯器與Ambiq平台共同優化的標準元件基礎相結合，並建構於TSMC N12e製程之上，M31正協助客戶以實務友善、易於實現的基礎IP解決方案，達成積極的PPA目標。

展望未來，M31將持續在先進製程節點上擴展其低功耗IP產品線，並與生態系夥伴密切合作，推動次世代邊緣AI應用所需的高效能、低漏電解決方案。