台積電2030年導入High-NA EUV曝光技術 A10或A11製程有望率先採用

多年來，台積電一直盡量避免公開評論其採用數值孔徑0.55的EUV曝光技術（即High-NA EUV）的相關計畫，因為該公司的研發團隊深知如何在不使用造價高達4億美元的掃描機的情況下，持續推進製程技術的演進。然而，台積電終究無法永遠依賴Low-NA EUV系統，本週該公司終於宣布將自2030年起開始採用High-NA EUV技術。

台積電並未正式透露哪一項製程技術將率先採用High-NA EUV，但從2030年這個時間點來推敲，有幾個可能的候選節點。至於台積電明確表示的是，隨著其製程技術日益複雜（受電晶體架構日益精密所驅動），使用High-NA EUV處理的層數預計最終將持續增加。這番話或許也暗示未來將採用更先進的環繞閘極（GAA）電晶體，甚至在後期導入互補式場效電晶體（CFET）。

台積電計畫於2030年開始將High-NA EUV曝光設備用於量產，初期採用傳統的6×6吋光罩。隨後，該公司將於2031年建立使用6×12吋光罩的試產線，目標在2033年將6×12吋High-NA曝光系統全面導入先進節點的量產。

High-NA EUV曝光設備能實現單次曝光8奈米的解析度，相較之下，目前Low-NA EUV曝光系統僅能提供單次曝光13奈米的解析度。然而，當搭配傳統的6×6吋光罩使用時，High-NA EUV掃描機的曝光範圍僅有Low-NA機型的一半，這對製造超大型晶片裸晶（die）帶來了挑戰。因此，製造龐大AI加速器的晶片業者必須採用多重曝光區拼接，或採用多晶片（multi-chiplet）設計，這兩種做法各有其挑戰，包括工具生產力與功耗等問題。為了突破6×6吋光罩的限制，台積電正與艾司摩爾（ASML）合作，為6×12吋光罩奠定基礎。

改變光罩尺寸並非一件小事，因為這需要從EDA軟體到光罩製作與曝光的相關設備，以及處理光罩的系統都進行全面變革，幾乎等同於整個產業都必須配合這項轉變。艾司摩爾對這項轉型持樂觀態度，因為這項計畫不僅獲得英特爾與台積電的支持，連三星也加入支持的行列。

艾司摩爾總裁暨執行長Christophe Fouquet表示：「我們預期High-NA EUV的採用將隨著元件微縮路線圖逐步推進，首先使用現有的6吋光罩，隨後進一步採用12吋光罩，以實現更高的掃描機生產力，並協助產業滿足市場對更小、更快、更節能晶片的需求。我們樂見半導體製造商、光罩供應商及合作夥伴對這項計畫的強力支持。」

關於台積電採用High-NA EUV曝光技術，最受矚目的議題莫過於哪一項製程技術將率先使用這套新系統。根據目前所知的台積電路線圖，A10或A11（1/1.1奈米等級）節點顯然是最有可能在最關鍵的層次採用High-NA EUV掃描機的強力候選人。台積電最新的策略將其路線圖區分為每年推進的客戶端導向節點（N2、N2P、N2X、A14、A13），以及約每兩年推出一次的高效能節點（2027年的A16，之後是2029年的A12）。台積電已證實預計於2029年推出的A12與A13將繼續採用傳統的EUV曝光技術。

由於A13是A14的光學微縮版本，電晶體密度僅提升6%，其效能與功耗改善幅度尚未公開揭露，因此2030年接續推出的下一個節點勢必必須帶來更為顯著的提升。因此，合理預期A13的後繼者（無論命名為A11或A10）將採用更先進的曝光技術及／或台積電的第三代奈米片（nanosheet）GAA電晶體，以實現顯著更高的電晶體密度，並在前代基礎上帶來實質的效能與功耗改善。當然，這一切仍屬推測。