M31攜手Ambiq推出TSMC N12e製程超低功耗基礎IP　瞄準AIoT與邊緣運算市場

M31 Technology（M31）與Ambiq於TSMC 2026北美開放創新平台（OIP）生態論壇上共同宣布，雙方聯手開發出基於TSMC N12e製程的超低功耗基礎IP（Foundation IP）解決方案。該方案結合了優化的SPSRAM記憶體編譯器與超低漏電標準元件庫，協助系統單晶片（SoC）設計人員在日益嚴格的功耗與面積預算限制下，滿足AIoT、可穿戴裝置及其他常時啟動（always-on）邊緣應用的需求。

隨著SoC設計納入更多常時啟動功能與嵌入式智慧，功耗目標持續趨緊，同時晶粒尺寸限制與投片時程仍不容妥協。奠基於TSMC N12e製程，此項解決方案聚焦於可直接投入設計的基礎IP，在提升能源效率的同時，亦能提供複雜AIoT與邊緣運算工作負載所需的高效能表現。

M31駐TSMC OIP北美副總裁Jayanta Lahiri表示：「此次合作展現了生態系夥伴共同推動創新的力量，透過深度協作，我們能為客戶提供差異化的低功耗解決方案。」

該基礎IP包含一款TSMC N12e ULL（超低漏電）SPSRAM記憶體編譯器，設計目標為在高密度與高效能的同時，實現極低漏電與最佳化面積，並整合了備援機制、電源閘控（power gating）以及內建自我測試（BIST）等關鍵低功耗功能。該編譯器支援在同一實體記憶體空間內同時運行高效能與超低功耗兩種模式，這有賴於電路設計與佈局實作之間的深度共同優化。在低功耗模式下，其雙軌（dual-rail）架構可在近臨界（near-threshold）周邊電壓下達到接近500MHz的運作速度，同時將VCCA保持態漏電流控制在全位元單元保持態漏電的1.05至1.1倍範圍內。初期實作已展現出強勁的PPA（功耗、性能、面積）綜效增益，目前編譯器的全面開發仍在進行中。

與記憶體編譯器相輔相成的是M31提供的TSMC N12e標準元件庫，該元件庫專為支援Ambiq平台而開發，透過與Ambiq在設計層級的深度協作，結合Ambiq的級聯式（cascade-style）設計方法與M31在電路及佈局上的創新，成功實現約50%的漏電功耗節省。

這些基礎IP交付物旨在賦能下一代常時啟動感測與邊緣智慧應用，支援更快的上市時程與更短的設計週期，透過超低漏電設計最大化能源效率，並透過協助縮小晶粒尺寸、減少重設計工時來提升成本效益。

展望未來，M31將持續擴展其在先進製程節點上的低功耗IP產品組合，並與生態系合作夥伴緊密合作，推進適用於下一代邊緣AI應用的高效能、低漏電解決方案。如需更多資訊，請造訪m31tech.com。