GUC宣布HBM4E PHY與控制器IP設計就緒 採用台積電N2P製程 資料傳輸速率衝上16 Gbps

ASIC設計服務領導廠商智原科技（GUC）今日宣布，其HBM4E PHY與控制器IP已完成設計驗證，並獲客戶用於AI ASIC晶片設計。該HBM4E PHY採用台積電最先進的N2P製程，並已在台積電CoWoS-L先進封裝技術上成功完成tape out（流片）。

延續GUC在台積電N3P製程上已通過矽驗證的12Gbps HBM4 IP基礎，新一代HBM4E IP在所有簽核完成的操作條件下，將資料傳輸速率全面推升至16Gbps，同時具備業界領先的功耗效率以及極為精簡的面積佔用。透過GUC專有的中介層（interposer）布局技術，該IP在各種台積電CoWoS封裝配置下，皆能達成訊號完整性（Signal Integrity, SI）與電源完整性（Power Integrity, PI）的最佳化表現。

為驅動3D SoIC架構，GUC的HBM4E IP亦提供face-up（晶圓正面朝上）版本，專為作為台積電SoIC-X技術中的底部晶粒（bottom die）所設計。該版本整合了專用的矽穿孔（Through-Silicon Vias, TSVs），用於訊號引出以及向頂部晶粒供電，為複雜的3D整合建立了無縫銜接的技術路徑。

與GUC既有的HBM、GLink及UCIe產品線一致，HBM4E IP同樣內入了proteanTecs的互連監測技術。此項整合強化了PHY測試與特性分析階段的可視性，同時最大化在實際運行（in-field）時的效能表現與系統可靠性。

GUC技術長Igor Elkanovich表示：「HBM4E標誌著下一代AI加速器在頻寬與系統級性能上的重大躍進。在台積電N2P製程上達到16Gbps的傳輸速率，充分展現了GUC將尖端製程與封裝技術快速轉化為可量產HBM解決方案的能力。」

他進一步指出：「透過將我們的face-up HBM、face-up UCIe以及GLink-3D IP加以整合，GUC為3D SoIC架構提供了完整的介面IP產品組合，這正是現代AI ASIC的基礎，使客戶能夠無縫地連結HBM、小晶片（chiplets）以及運用最先進製程技術的3D晶粒。」

如欲進一步了解GUC的UCIe IP產品組合及採用台積電CoWoS與SoIC技術的整體解決方案，歡迎透過電子郵件聯繫GUC業務代表。