Cadence PCIe 6.0 IP 通過業界首次合規測試 助攻 AI 資料中心高速互連

加州聖荷西訊——益華電腦（Cadence, Nasdaq: CDNS）今日宣布，採用台積電 N3 製程所實作之 PCI Express®（PCIe®）6.0 規格 PHY 與控制器 IP，已於七月底舉行的 PCI-SIG® 合規測試研討會中首度測試即通過所有驗證。本次研討會是業界首場 PCIe 6.0 規格官方合規測試活動，Cadence 的 x8 子系統解決方案在全速 64 GT/s 規格下接受測試。

由 PHY 與控制器所組成的 Cadence 完整子系統解決方案，成功通過所有官方 PCIe 6.0 合規規格測試，並已列入 PCI-SIG 的整合商名單（Integrators List）。

Cadence 高效能 PHY 研發副總裁 Marc Loinaz 表示：「PCI Express 是 AI/HPC 資料中心與 AI 工廠中極為關鍵的縱向擴充互連技術，而 Cadence 的 PCIe 6.0 規格子系統不僅提供業界領先的效能，更擁有最低水準之一的功耗表現。這次首次測試即通過合規的成果，證實了我們 PHY 與控制器完整解決方案的成熟度，也讓客戶對該技術的全面互操作性與量產就緒深具信心。」

此里程碑彰顯了早期生態系合作在新標準推向市場過程中的重要性。在官方合規研討會登場前的數月間，Cadence 與 PCI-SIG、測試設備供應商及業界夥伴緊密協作，執行互操作性測試，以在正式評估前先行辨識並解決潛在問題。

Keysight Technologies 網路資料中心事業部總經理 Brig Asay 表示：「隨著 PCIe 6.0 技術開啟下一波 AI 與高效能運算系統的浪潮，嚴謹的合規與互操作性測試對生態系的成功至關重要。Cadence 能夠首測即通過合規，不僅反映其 PCIe 6.0 子系統實作的品質，也彰顯了運用 Keysight 測試與量測解決方案進行全面性驗證的成效。我們很榮幸能協助業界領導廠商加速 PCIe 6.0 技術的部署，並兼備信心。」

PCI-SIG 主席暨理事長 Al Yanes 表示：「Cadence 是 PCI-SIG 的長期會員，一直致力於推動 PCIe 技術的普及。Cadence 在 PCIe 6.0 合規上所達成的里程碑，對 PCIe 技術架構的持續演進具有重要意義。」

PCIe 6.0 技術滿足了 AI 與高效能運算系統對高頻寬連線日益成長的需求，該標準被廣泛應用於加速卡、網路介面與儲存裝置。預期此介面將在資料中心與 AI 基礎設施中被大量採用，待生態系更為成熟後，亦將進一步延伸至汽車與企業級系統的部署。

Positron AI 技術長 Thomas Sohmers 表示：「Positron AI 已將 Cadence 的 PCIe 6.0 規格 SerDes IP 授權導入我們的 AI 推論加速器晶片中。Cadence 以矽製程實作所打造的完整 PCIe 6.0 子系統，加上扎實的互操作性測試，讓我們對 PCIe 6.0 介面能滿足 transformer 工作負載的高頻寬連線需求深具信心。」

Cadence 的 PCIe 6.0 技術解決方案主要功能特色包括：低功耗架構設計、支援 PAM4 訊號調變以實現 64 GT/s 傳輸、與既有 PCIe 世代標準維持向下相容性，以及可整合於各類 SoC 的彈性化配置。

PCI-SIG 持續推進 PCIe 標準演進，以因應先進高效能運算與 AI 工作負載的需求。Cadence 提供的 PCIe 技術解決方案涵蓋至最新的 PCIe 7.0 規格，產品組合相當完整。

Cadence 完整的 PCIe 6.0 子系統解決方案（包括 PHY 與控制器）現已可供 SoC 供應商進行設計導入。如欲取得更多關於 Cadence PCIe 6.0 技術 IP 的資訊，可造訪 Cadence PCIe 6.0 與 CXL PHY 產品頁面，或下載 Design IP 產品手冊。

Cadence 是 AI 與數位孿生（Digital Twins）領域的市場領導者，開創了運算軟體在工程設計上的應用，加速從矽晶片到系統的創新腳步。基於 Cadence「Intelligent System Design™」策略所打造的設計解決方案，對全球領先的半導體與系統公司至關重要，協助其從晶片到完整機電系統，設計出涵蓋超大規模運算、行動通訊、汽車、航空太空、工業、生命科學及機器人等多元市場的下一代產品。Cadence 於 2025 年獲《Fortune》雜誌評選為全球百大最佳工作職場之一，旗下解決方案提供無限的可能性。